

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 04-083343  
 (43)Date of publication of application : 17.03.1992

(51)Int.CI. H01L 21/321  
 H01L 21/66


(21)Application number : 02-197035 (71)Applicant : HITACHI LTD  
 (22)Date of filing : 25.07.1990 (72)Inventor : YOSHIDA IKUO

## (54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

### (57)Abstract:

**PURPOSE:** To predict the connection life of a solder bump by equipping at least a pair of inspection bumps for diagnosing the variation with time of connection characteristics of the solder bump.

**CONSTITUTION:** Due to a distortion such as thermal stress accompanying the heat generation of a tip 5 and mechanical stress caused by a package structure, the connection reliability of a solder bump 4 deteriorates with time, e.g. a crack occurs inside the solder bump 4 and in the junction of the solder bump 4 and electrode pad 14 and electric resistance increases. In this case, because the distortion such as thermal stress and mechanical stress is applied also to inspection solder bumps 4a, 4b not having a function as an outer terminal, the connection reliability of the inspection solder bumps 4a, 4b deteriorates with time. Therefore, when the existence of conduction between the inspection bumps 4a, 4b electrically connected through the wiring 15 in the tip 5, variation of a value of resistance, etc., are inspected regularly and the progress of deterioration of the inspection bumps 4a, 4b is diagnosed, the connection life of a normal solder bump 4 can be predicted easily.



### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

⑯ 日本国特許庁 (JP)

⑪ 特許出願公開

⑫ 公開特許公報 (A) 平4-83343

⑬ Int. Cl.<sup>5</sup>  
H 01 L 21/321  
21/66

識別記号

厅内整理番号

⑭ 公開 平成4年(1992)3月17日

R 7013-4M

6940-4M H 01 L 21/92

C

審査請求 未請求 請求項の数 3 (全6頁)

⑮ 発明の名称 半導体集積回路装置

⑯ 特願 平2-197035

⑰ 出願 平2(1990)7月25日

⑱ 発明者 吉田 育生 東京都青梅市今井2326番地 株式会社日立製作所デバイス開発センタ内

⑲ 出願人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

⑳ 代理人 弁理士 筒井 大和

明細書

1. 発明の名称

半導体集積回路装置

2. 特許請求の範囲

1. 実装基板の正面に半田バンプを介して半導体チップをフェイスダウンボンディングした半導体集積回路装置であって、前記半田バンプの接続特性の経時的変動を診断するための、少なくとも一対の検査用バンプを備えていることを特徴とする半導体集積回路装置。

2. 前記一対の検査用バンプは、半導体チップの周辺部に設けられていることを特徴とする請求項1記載の半導体集積回路装置。

3. 前記一対の検査用バンプは、半導体チップ内の配線を介して電気的に接続されていることを特徴とする請求項1または2記載の半導体集積回路装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、半導体集積回路装置に関し、特にフ

リップチップ(Flip Chip)方式により実装される半導体集積回路装置に適用して有効な技術に関するものである。

(従来の技術)

近年、ゲートアレイやマイクロコンピュータなどの論理LSIは、その多機能化、高密度化に伴って外部端子(入出力pin)の数が急速に増大している。そのため、半導体チップのボンディングパットにワイヤをボンディングして外部との接続を行うワイヤボンディング方式が限界に達し、これに代わって、チップ上に半田などで構成したバンプ電極を形成し、このバンプ電極を介してチップを基板にフェイスダウンボンディングするフリップチップ方式が注目されている。このフリップチップ方式については、例えば電気学会研究会資料(1989年3月17日版)P46などに記載されている。

上記フリップチップ方式は、チップの周辺部のみならず中央部にも端子を設けることができるので、チップの多ピン化を促進することができ、か

つチップ内部の配線長を短くすることができるので、治理LSIの高速化を促進することができるという利点がある。また、フリップチップ方式はチップを基板に実装する場合のみならず、例えばパッケージ基板とキャップとから構成されるキャビティ内にチップを気密封止したチップキャリア(Chip Carrier)などを基板に実装する場合の外部端子としても用いられる。

第2図は、特開昭62-249429号公報、特開昭63-310139号公報などに記載されたチップキャリアの断面構造を示している。このチップキャリア1は、セラミックからなるパッケージ基板2の正面の電極3上に半田バンプ4を介して実装したチップ5をキャップ6で気密封止したパッケージ構造を有している。上記キャップ6は、高熱伝導性セラミックからなり、封止用半田7によってパッケージ基板2の正面に接合されている。キャップ6内に封止されたチップ5の背面(上面)は、伝熱用半田8によってキャップ6の下面に接合されている。これは、チップ5から発

問題となってくる。そうなると、半導体集積回路装置の信頼性は、チップ内部の電子特性や配線特性よりも、上記半田バンプの接続寿命に依存するようになるため、半田バンプの接続寿命を予知する技術が半導体集積回路装置の故障を未然に防止する観点から不可欠となる。

本発明は、上記した課題に着目してなされたものであり、その目的は、半田バンプの接続寿命を予知することのできる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

#### [課題を解決するための手段]

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本願の一発明は、実装基板の正面に半田バンプを介してチップをフェイスダウンボンディングした半導体集積回路装置であって、上記半田バンプの接続特性の経時的変動を診断するための検査用

生する熱を伝熱用半田8を通じてキャップ6に伝達するためである。パッケージ基板2の内層には内部配線9が形成され、この内部配線9を通じてパッケージ基板2の正面側の電極3と下面側の電極3とが電気的に接続されている。パッケージ基板2の下面側の電極3には、チップキャリア1をモジュール基板などに実装する際の外部端子となる半田バンプ10が接合される。

#### [発明が解決しようとする課題]

ところで現在、1チップに設けられる半田バンプの数は多いもので500～600個程度であるが、LSIの多機能化、高密度化がさらに進むと1チップあたり1000個以上の半田バンプが必要となってくる。ところが、このような高密度の半田バンプを有するチップにおいては、集積回路の消費電力増大に伴う熱的応力や、パッケージ構造に起因する機械的応力などの歪により、半田バンプの内部や、半田バンプとチップ(または基板)との接合部にクラックが生じて電気抵抗が増大するなど、半田バンプの接続寿命の低下が深刻な

バンプを少なくとも一対備えているものである。

本願の他の発明は、上記一対の検査用バンプをチップの周辺部に設けるものである。

#### [作用]

上記した手段によれば、検査用バンプの接続特性の経時的な変動を診断することによって、通常の半田バンプの接続寿命を予知することが可能となる。この場合、熱的応力や機械的応力などの歪が集中し易いために半田バンプの接続寿命が最も短くなると予想されるチップ周辺部に上記検査用バンプを配置することにより、半田バンプの接続不良に起因する半導体集積回路装置の故障をより確実に防止することができる。

#### [実施例]

第1図は、本実施例の半導体集積回路装置であるチップキャリア1をモジュール基板11に実装した状態を示す断面図である。

チップキャリア1は、ムライトなどのセラミック材料からなるパッケージ基板2の正面の電極3上に半田バンプ4を介して半導体チップ5をフェ

特開平4-83343 (3)

イスダウンボンディングし、このチップ5をキャップ6で気密封止したパッケージ構造を備えている。上記キャップ6の寸法は、縦×横が約10～14mm×10～14mm程度である。キャップ6は、例えば塑化アルミニウム(AlN)などの高熱伝導性セラミックからなり、封止用半田7によってパッケージ基板2の正面に接合されている。パッケージ基板2の正面の周縁部およびキャップ6の脚部の下面のそれぞれには、封止用半田7の濡れ性を向上させるための半田接合用メタライズ12が設けられている。上記半田接合用メタライズ12は、例えばTi/Ni/Auの複合金膜層からなる。上記キャップ6内に封止されたチップ5の背面(上面)は、伝熱用半田8によってキャップ6の下面に接合され、チップ5から発生する熱が上記伝熱用半田8を通じてキャップ6に伝達されるようになっている。上記伝熱用半田8の濡れ性を向上させるため、キャップ6の下面(またはチップ5の背面)には、半田接合用メタライズ12が設けられている。キャップ6の上面には、必要

に応じてヒートシンク(図示せず)などが搭載されるようになっている。

パッケージ基板2の内層には、例えばW(タンゲステン)からなる内部配線9が形成され、この内部配線9を通じてパッケージ基板2の正面側の電極3と下面側の電極3とが電気的に接続されている。チップキャリヤ1は、パッケージ基板2の下面側の電極3に接続された半田バンプ10を介してモジュール基板11の正面の電極13と電気的に接続されている。

上記チップキャリヤ1を組立てるには、まずチップ5の正面の電極パッド14上に半田バンプ4を形成した後、チップ5の正面を下方に向け、半田バンプ4をパッケージ基板2の正面の電極3上に正確に位置決めする。この位置決めは、チップマウント装置などの機械を用いて行う。次に、チップ5が位置決めされた上記パッケージ基板2を不活性ガス雰囲気のリフロー炉に移送し、この中で半田バンプ4を加熱、再溶融することによってチップ5をパッケージ基板2の正面にフェイスダ

ウンボンディングする。次に、封止用半田7を用いて上記パッケージ基板2の正面にキャップ6を接合するとともに、伝熱用半田8を用いてチップ5の背面をキャップ6の下面に接合する。パッケージ基板2の正面にキャップ6を半田付けするには、あらかじめパッケージ基板2の正面およびキャップ6の脚部に封止用半田7を設けておき、次いでパッケージ基板2の正面にキャップ6を被せた後、リフロー炉にて封止用半田7を加熱、再溶融する。このとき、封止用半田7の濡れ広がり性を向上させるため、キャップ6の上に経りなどを併せて適度の荷重を印加する。キャップ6をパッケージ基板2の正面に半田付けする作業と、チップ5の背面をキャップ6の下面に半田付けする作業とは同一工程で行われる。従って、封止用半田7と伝熱用半田8とは、溶融温度がほぼ等しい半田材料で構成される。また、封止用半田7および伝熱用半田8は、半田バンプ4を構成する半田よりも溶融温度の低い半田で構成される。さもないと、リフロー炉内で封止用半田7および伝熱用半

田8を加熱、溶融する際に半田バンプ4が再溶融し、キャップ6にかかる荷重によって半田バンプ4が溶れてしまうために、隣り合った半田バンプ4同士が短絡してしまうからである。このような理由から、半田バンプ4は、例えば3～4重量%程度のSnを含有するPb/Sn合金(溶融温度=320～330℃程度)などの半田で構成され、封止用半田7および伝熱用半田8は、例えば10重量%程度のSnを含有するPb/Sn合金(溶融温度=290～310℃程度)などの半田で構成される。

上記のような方法で組立てたチップキャリヤ1をモジュール基板11に実装するには、パッケージ基板2の下面の電極3に半田バンプ10を接続し、この半田バンプ10をモジュール基板11の正面の電極13上に正確に位置決めする。次に、チップキャリヤ1が位置決めされた上記モジュール基板11を不活性ガス雰囲気のリフロー炉に移送し、この中で上記半田バンプ10を加熱、再溶融する。このとき、前記封止用半田7や伝熱用半

田8の再溶融を防止するため、上記半田バンプ10は、封止用半田7や伝熱用半田8よりもさらに低融点の半田、例えば3.5重量%程度のA8を含有するSn/Ag合金（溶融温度=220~250℃程度）などにより構成される。図示はしないが、上記モジュール基板11の正面には、上記のような方法で実装されたチップキャリヤ1が複数搭載され、所定のシステムが構成されている。

本実施例のチップキャリヤ1は、キャップ6内に封止されたチップ5の正面に一対の検査用半田バンプ4a, 4bを備えている。上記一対の検査用半田バンプ4a, 4bは、その他の半田バンプ4と同一組成、同一寸法の半田で構成され、半田バンプ4をチップ5の電極パッド14上に形成する工程で同時に形成される。検査用半田バンプ4a, 4bが接続されている電極パッド14a, 14bは、その他の半田バンプ4が接続される電極パッド14とは異なり、チップ5の集積回路電子間を接続する配線（図示せず）とは絶縁されている。すなわち、検査用半田バンプ4a, 4bは、

5の集積回路電子間を接続する他の配線とは絶縁されており、集積回路に信号や電源を供給する配線としての機能を有していない。上記配線15は、他の配線と同一の導電材料（例えばAl合金）で構成され、同一配線層の他の配線を形成する工程で同時に形成される。この場合、配線15は、検査用半田バンプ4a, 4bよりも長い寿命を確保するため、その断面積を他の配線の断面積よりも大きくする。また、配線15の寿命を検査用半田バンプ4a, 4bの寿命よりも長くするためには、配線15をCuのような信頼度の高い材料で構成してもよい。

また、特に制限はされないが、上記検査用半田バンプ4a, 4bは、熱的応力や機械的応力などの歪が特に集中し易いチップ5の周辺部に配置されている。

チップ5の正面に上記一対の検査用半田バンプ4a, 4bを設けた本実施例のチップキャリヤ1によれば、下記のような作用、効果を得ることができる。

チップ5の集積回路に信号や電源を供給する外部端子としての機能を有していない。上記電極パッド14a, 14bは、チップ5の正面の空領域に形成されている。

上記チップキャリヤ1のパッケージ基板2の正面には、上記検査用半田バンプ4a, 4bが接続される専用の電極3a, 3bが設けられている。また、パッケージ基板2の下面にも、専用の電極3a, 3bが設けられている。パッケージ基板2の正面側の電極3a, 3bと下面側の電極3a, 3bとは、パッケージ基板2の内層に設けられた専用の内部配線9a, 9bを通じて電気的に接続されている。パッケージ基板2の下面側の電極3a, 3bは、半田バンプ10, 10を介してモジュール基板11の電極13a, 13bと電気的に接続されている。

特に制限はされないが、上記検査用半田バンプ4a, 4bが接続される電極パッド14a, 14b間は、チップ5内の専用の配線15を通じて電気的に接続されている。上記配線15は、チップ

(II)、上記チップキャリヤ1においては、チップ5の発熱に伴う熱的応力や、パッケージ構造に起因する機械的応力などの歪により、半田バンプ4の内部や、半田バンプ4と電極パッド14との接合部（または半田バンプ4と電極3との接合部）にクラックが生じて電気抵抗が増大するなど、半田バンプ4の接続信頼性が経時に劣化していく。この場合、上記熱的応力や機械的応力などの歪は、外部端子としての機能を有していない検査用半田バンプ4a, 4bにも同様に加わるため、検査用半田バンプ4a, 4bの接続信頼性も経時に劣化する。そこで、チップ5内の配線15を通じて電気的に接続された検査用バンプ4a, 4b間の導通の有無や抵抗値の変動などを定期的に検査し、検査用バンプ4a, 4bの劣化の進行状況を診断することにより、通常の半田バンプ4の接続寿命を容易に予知することができる。このことにより、半田バンプ4の接続不良を防止することができる。上記チップキャリヤ1をモジュール基板11に実装したシステムの保守、点検が容易になり、

システムの故障を未然に防止することができる。  
 (2). また、熱的応力や機械的応力などの歪が特に集中し易いために半田バンプの接続寿命が最も短くなると予想されるチップ5の周辺部に検査用半田バンプ4a, 4bを配置したことにより、半田バンプ4の接続不良を確実に防止することができる。

以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

前記実施例では、一対の検査用半田バンプ4a, 4b間をチップ5内に設けた専用の配線15を通じて電気的に接続し、検査用バンプ4a, 4b間の導通の有無や抵抗値の変動などを検査する場合について説明したが、前記チップキャリヤ1は、半田バンプ4がキャップ6とパッケージ基板2とに挟まれた構造となっているため、組立て工程、あるいはチップ5の動作時に半田バンプ4が変形

以上の説明では、主として本発明者によってなされた発明をその背景となった利用分野であるチップキャリヤに適用した場合について説明したが、本発明はこれに限定されるものではなく、少なくとも実装基板の主面に半田バンプを介してチップをフェイスダウンボンディングした半導体集積回路装置に適用することができる。

#### (発明の効果)

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。

実装基板の主面に半田バンプを介してチップをフェイスダウンボンディングした半導体集積回路装置であって、上記チップに上記半田バンプの接続特性の経時的変動を診断するための検査用バンプを少なくとも一対設けた本発明の半導体集積回路装置によれば、上記検査用バンプの接続特性の経時的な変動を診断することによって、通常の半田バンプの接続寿命を予知することが可能となるので、上記半田バンプの接続不良に起因する半導

し、陥りあつた半田バンプ4, 4同士が短絡する不良が生じ得る。また、半田のマイグレーションによって、陥りあつた半田バンプ4, 4同士が短絡する不良も生じ得る。このような短絡不良を未然に防止するためには、検査用半田バンプ4a, 4b間を絶縁しておき、その絶縁特性の経時的な変動を定期的に検査するのが有効である。

前記実施例では、一対の検査用半田バンプ4a, 4bをチップ5の周辺部に配置した場合について説明したが、チップキャリヤ1の使用環境やパッケージ構造によっては、チップ5の周辺部以外の箇所の半田バンプ4に接続不良が多発することもある。例えば動作中のチップ5の温度分布を観察すると、チップ5の中央部が最も高温となるため、半田バンプ4に加わる熱的応力はチップ5の中央部でかなり大きくなると予想される。そこで、チップ5の周辺部のみならず、中央部にも別の検査用半田バンプ4a, 4bを配置することにより、半田バンプ4の接続寿命をより確実に予知することができる。

体積積回路装置の故障を未然に防止することができる。

#### 4. 図面の簡単な説明


第1図は、本発明の一実施例であるチップキャリヤ形半導体集積回路装置の要部断面図、

第2図は、従来のチップキャリヤ形半導体集積回路装置の要部破断正面図である。

1...チップキャリヤ、2...パッケージ基板、3, 3a, 3b, 13, 13a, 13b...電極、4, 10...半田バンプ、4a, 4b...検査用半田バンプ、5...半導体チップ、6...キャップ、7...封止用半田、8...伝熱用半田、9, 9a, 9b...内部配線、11...モジール基板、12...半田接合用メタライズ、14, 14a, 14b...電極パッド、15...配線。

代理人弁理士筒井大和

## 第 1 図



1 : チップキャリア  
 2 : パッケージ基板  
 4 : 半田バンブ  
 4 a, 4 b : 検査用半田バンブ  
 5 : 半導体チップ  
 15 : 配線

第 2 図

